SEMICONDUCTOR DEVICE

Patent Number:

JP61059862

Publication date:

1986-03-27

Inventor(s):

SAKURAI JUNJI; others: 02

Applicant(s):

FUJITSU LTD

Requested Patent:

☐ <u>JP61059862</u>

Application Number: JP19840181972 19840831

Priority Number(s):

IPC Classification:

H01L25/04

EC Classification:

Equivalents:

JP1795206C, JP5003142B

Abstract

PURPOSE:To improve the integration by laminating a plurality of chips formed with wirings having peripheral end at the outer periphery, contacting the side walls of the chips with the inner surface of a package when containing the laminated chips in the package, and forming wirings contacted with the wirings of the chips in the package.

CONSTITUTION: Wirings 4 made of metal layer are formed by connecting electrodes and wirings 2 on chips 1 to extend to the side walls 3 of the chips 1. Then, the chips 1 and insulating plates 5 are alternately laminated and bonded. A package 9 which has wirings 7 of a buried metal layer having an exposure 6 at the position corresponding to the wirings 4 and a cavity 8 is formed. The package 9 is heated to expand the length of one side of the cavity 8, the laminate is inserted into the cavity 8, the wirings 4 are contacted with the exposure 6 of the wirings 7, and the package 9 is gradually cooled. Thus, a semiconductor device of chip-on-chip structure which can sufficiently perform its functions with high integration can be manufactured.

Data supplied from the esp@cenet database - I2

THIS PAGE BLANK (USPTO)

@ 特許出頭公開

⑫公開特許公報(A) 昭61-59862

(i)Int Cl. 4

識別記号

庁内整理番号

母公開 昭和61年(1986) 3月27日

H 01 L 25/04

7638-5F

審査請求 未請求 発明の数 1 (全4頁)

半導体装置 の発明の名称

②特 願 昭59-181972

の出 願 昭59(1984)8月31日

桜 明者 井 治 ⑦発 #

川崎市中原区上小田中1015番地 富士通株式会社内

川崎市中原区上小田中1015番地 富士通株式会社内

73発 明 者 良

川崎市中原区上小田中1015番地 富士通株式会社内

伊発 富 士 通 株 式 会 社

夫

川崎市中原区上小田中1015番地

の出 願 弁理士 松岡 宏四郎 20代 理

半導体装置

2. 特許請求の範囲

(1)チップの外周近傍に周端を有する第1の配 線が設けられた半導体装置チップが複数個積層さ れ、該半級体装置チップの技層体はパッケージの 中に収容され、前記半導体装置チップのそれぞれ の側壁は前記パッケージの内面の対応する領域と 密着しており、前記パッケージには前記第1の配 線と按触するように第2の配線が設けられてなる ことを特徴とする半導体装置。

(2) 前記半導体装置チック相互間には絶縁物層 が介在してなることを特徴とする特許請求の範囲 第1項記載の半導体装置。

(3) 前記第1の配線と前記第2の配線とのいづ れかは、前記チップと前記パッケージとの接合面 より突出して凸状をなし、他方は凹状をなすこと を特徴とする特許請求の範囲第1項または第2項 記載の半導体装置。

(4) 前記第1の記録と第2の記録とは前記チッ プの個盤の1部分上まで延在してなることを特徴 とする特許請求の範囲的1項または第2項記載の 半游体装置。

3. 発明の詳細な説明

〔座菜上の利用分野〕

本発明は半導体装置の集積度を向上し製造歩留 りを向上する改良に関する。特に、複数の半導体 **装置チップを積滑してなす、いわゆる、チップオ** ンチップ型構成を可依とする改良に関する。

(従来の技術)

半導体装置において、集積度を向上し、さら に、製造歩団りを向上するために、複数の半導体 **装置チップを積層して単一の半導体装置を構成す** るチップオンチップ型ICと呼ばれる半導体造型 がある。これは、半導体装置チップを積層するこ とにより単位平面積当りの第子数を増大して集積 度を向上するとともに、単一の半導体装置を複数 のチップに分割して上記単一の半導体装置当りの. 不良品指生確認を減少し製造歩留りを向上するも

THIS PAGE BLANK (USPTO)

のである。

(発明が解決しようとする問題点)

複数の半導体装置チップを使用して単一の半導体装置を構成する場合、各チップ相互間及び上記単一の半導体装置全体としての外部引き出し場子を設けることが必要である。からる接続を実するために従来使用されている手段は、チップとはボンディングワイヤを使用してなすことである。

(作用)

チップオンチップ型ICを実現する上での妨げ となる主たる要素は、その接続にポンディングワイヤを利用しようとする点にあるから、本発明においては、接続にポンディングワイヤを使用するととしたのである。その性はなを実現したものである。その体ではなるとののでは、半週体装置チップをその外周が密着する 度の向上はあまり期待しえない。

以上説明せるとおり、複数の半導体装置チップを積層して単一の半導体装置を構成するチップオンチップ型ICにおいては、チップ相互間及びチップと外部との接続手段についてさらに改良すべき点がある。

(問題点を解決するための手段)

パッケージに収容し、このパッケージ内に、その 先端が輩出している他方の配線を埋め込こんでお き、半導体装置チップの積層体をパッケージ中に 正確に組み込み上記の金版層同志を互いに接触さ せて確実な接続を実現したものである。

(变施例)

以下、図面を参照しつい、本発明の一実施例に 係る半導体装置についてさらに説明する。 第4図参照

半導体装置チップ製造工程の最終段階において、それまでの工程で形成されているで任。配線のうちの所望の電極・配線2に接続して、チップ 1,の側壁3の1部上まで延在するように厚さ10μm 程度の金配胎よりなる第1の配線4をチップ1上に形成する。この工程はリフトオフ法等を使用すれば容易に実行しうる。

第5图参照

上記のチップ1と絶縁板5とを交互に設層して 接着する。絶縁板5はセラミック材であっても プラスチック材であってもさしつかえない。 第6图参照

第1图、第3图参照

セラミックパケージの場合は、パケージ9を 200度C程度に加熱して空詞8の1辺の長さを 10~15μm 膨脹させておき、上記の半導体装置積 層体を真空チャック等を使用して持ち上げ、上記

チバックし、他方は配線のみをエッチすることにより容易に形成しうる。すなわち、まづ、チップ1上に突出した配線4を形成するには、チップ1上に第1の配線4を通常の手法により形成した 大、この第1の配線4の先端はエッチせず、チャプ1 で、この第1の配線4の先端はエッチせず、チャプ1 で、この第1の配線4の先端はエッチせず、チャプ1 で、この第1の配線4の先端はエッチせず、チャプ1 で、この第1の配線4の先端はエッチではよい。 は、この先端がパッケージ9内に設けられた200円にある配線7を形成するには、パッケージ9中に埋め込み金属層として配線7を形成した後、金属層のみをわづかにエッチすればよい。

(発明の効果)

以上説明せるとおり、本発明によれば、複数の半球体装設チップが相互に接層され、この接層体はパッケージ中に収容され、この積層体の外層はパッケージの内面に密着し、各チップの表面に密はとには、金融によりなる第1と第2の配線が設けられており、チップ積層体がパッケージ中に組み込まれたで設けるで、第1と第2の配線が接触圧着されて接続を実現しているので、上段に行くにしたがって

の膨脹した空調8中に挿入し、第1の配線4と第2の配線7の第出部6とを接触させ、パッケージ9を徐冷する。

プラスチックパッケージの場合は、数化はしないが十分に膨脹はする程度でプラスチック材料によって決まる温度に加熱して空間8の1辺の長さを20μ。膨脹させておき、上記の半導体装置を整体を真空チャック等を使用して持ち上げ、上記の膨脹した空間8中に挿入し、第1の配線4と第2の配線7の端出部6とを接触させ、パッケージ9を徐冷する。


第2回参照

第1の配線 2 と第2 の配線 4 との関係位置は、 その一方がチップ 1 の側面 3 とパッケージ 9 の接 合面 す な わ ち チップ の 側 壁 か ら 突 出 し て 凸 状 を な し て い る か 、 ま た は 、 そ の 逆 に 凹 状 を な し て お り 、 相 互 に 嵌合 し う る よ う に さ れ て い て も よ


この嵌合構造の第1と第2の配線は、チップと パッケージとのうちの一方を、配線を残してエッ

4. 図面の簡単な説明


第1図




第 2 図




第 3 図




第 4 図




第 5 図



第 6 図



焙 7 図



THIS PAGE BLANK (USPTO)